MIPI RFFE主控制器IP具有完备的功能，能够简单的集成到任何SoC或FPGA的开发中。MIPI RFFE主控制器IP可以在任意一种技术中实现。MIPI RFFE主控制器IP符合持MIPI RFFE 3.0标准规范。此外，这个IP可以支持多种主机总线接口，能够方便地集成到所有设计体系结构中——AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone 或自定义协议等。MIPI RFFE主控制器IP在Verilog RTL中交付，可以在ASIC或FPGA中实现。MIPI RFFE主控制器IP通过FPGA的验证，交付件包括RTL代码、测试脚本和用于完整仿真的测试环境.
符合MIPI RFFE v3.0规范
完整的MIPI RFFE主控功能
支持以下帧
命令帧
数据/地址框架
无响应帧
公交所有权转移
中断轮询
主写主读
主上下文写入和上下文读取
支持扩展寄存器的读/写操作
支持中断总结和识别命令序列
支持主服务器的所有权移交
支持主写和读取序列
支持触发器和扩展触发器模式
支持屏蔽写命令序列
支持静音大师发起的公交公园
支持同步读取
支持正常操作模式和二次操作模式
支持USID编程过程1、2和3
支持设备枚举
支持低功耗测试总线精确定时
支持半速
完全可合成
静态同步设计
正边时钟，没有内部三态
扫描测试准备就绪
简单的接口允许方便地连接到微处理器/微控制器设备
可以选择地将这个核心构建为有SPI或I2C接口，其中从属可以有多个接口，如RFFE或SPI或I2C接口。
交付件
Verilog的RTL设计
Lint、CDC、综合、仿真脚本以及配套的Waiver文件
Lint，CDC，合成报告
根据IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
更详细的技术文档
易于使用的虚拟机测试环境与虚拟机测试案例
优势
这个IP通过硅验证，向后兼容版本
交付件带有虚拟机测试台和选择购买完整的高级系统虚拟机测试台
直接由设计代码的工程师提供支持。
基于RMM（再使用方法手册指南）
支持所有的合成工具
