经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M DisplayPort 28HPC+ V-by-One/LVDS Tx组合PHY IP

28HPC+ V-by-One/LVDS Tx组合PHY IP

概述和功能介绍

V-by-On®HS技术是针对基于设备内部连接的视频信号的高速数据传输。V-by-One®HS标准定义了开发Rx和Tx标准。这个PHY IP支持4Gbps/通道的传输速率,并为Tx和Rx提供了8通道和16通道的多通道传输。•一个用于LVDS发射机的物理层IP。该IP由20车道(4 x 4D1C)LVDS驱动程序组成,并支持高达1.5Gbps的数据速率。

提供高速和低速的传输速率,最高1Gbps,相关的时钟为DDR时钟(数据速率的1/2,最多500MHz)序列化器具有高度集成,不需要外部组件。这个IP的电路以模块化的方式设计,并对处理变化进行了脱敏处理,促进了过程迁移,使这个设计非常稳定。

 

功能描述
  • LVDS兼容Tx
  • 4组4-数据
  • 每个车道/组都可以单独打开/关闭。数据/时钟可以分配给组内的任何车道
  • 差分极性可以在每条车道上翻转
  • 支持从168Mbps到1.5Gbps的数据速率
  • 支持减少摆动模式
  • X7用于串行时钟生成的倍增器PLL
  • 可配置的模拟特性
  • PLL循环滤波器
  • PLL VCO增益
  • 差动电压共模电压
  • 预强调强度
  • 在TSMC 28HPC+通过硅验证

交付件

  • 数据表
  • 集成指南
  • GDSII或Phantom
  • GDSII层映射表
  • LVS的CDL网络列表
  • LEF Verliog 行为模型
  • 自由定时模型DRC/LVS/ERC结果