这个外设组件快速互连控制器IP功能齐全，易于使用，能够轻易地集成到任何SoC或FPGA的开发中并且在生产中能够在所有工艺节点上使用。PCIe控制器IP核心符合PCI 5.0规范并且支持多种主机总线接口，以方便地采用到任何设计体系结构中——AMBA AHB、AMBA AXI、VCI、OCP、Avalon、PLB、薄链、Wishbone或自定义协议。PCIE控制器IP以Verilog RTL形式交付，可在ASIC或FPGA中实现，并已经在FPGA中通过了测试。这个IP的交付件包括RTL代码、测试脚本和用于完整仿真的测试环境.
符合PCIE 1.0/2.0/3.0/4.0/5.0规范的要求
支持PCIe控制器的所有功能
支持PIPE接口。
与Gen1,2,3,4和5兼容
支持以下BFM模式
根复合体
端点
支持8个虚拟通道的排队，深度可配置 支持多达8个流量类别
支持多功能 可配置的TC到VC队列的映射
支持全链路速度和宽度协商，最多可达8个车道
支持高达32位的管道宽度
支持MSI/MSI-X中断
适配多种应用，包括用户提供的应用
用户界面可直接进行TLP排队和接收
检查所有TLPs的headers、前缀和ECRC的形成是否正确
支持完整的DL状态机
检查所有成帧、LCRC和车道规则
检查所有DLLP字段和格式化
支持ASPM和软件控制的电源管理 支持完整的LTSSM状态机
支持速度和链路宽度协商
支持向上配置、极性反转和车道之间的偏移 可配置的定时器和超时
支持按比例的流量控制
支持数据链路特性交换
支持接收器上的车道边缘化
支持vF 10bit标签要求器
支持增强型分配
支持紧急降低功率状态
支持DMA(可选)
完全可合成的。静态同步设计。
正缘时钟，无内部三态。
扫描测试准备就绪。
简易接口可以轻松连接到微处理器/微控制器设备。
优势
IP完全兼容PCIe5.0及之前版本，通过硅验证
交付件带有虚拟机测试台，并提供购买完整的高级系统虚拟机测试台的选项
直接由设计代码的工程师提供支持。
基于RMM（再使用方法手册指南）
支持所有的合成工具。
应用领域
电脑
数字电视
机顶盒
企业计算、存储区域网络、网络交换机和路由器
无线和移动设备
工业、汽车和物联网
嵌入式系统
图形设备
笔记本电脑
工作站
服务器
交付件
以Verilog的RTL形式交付
Lint，CDC，合成脚本与授权文件
Lint，CDC，合成报告
IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
更详细的技术文档
易于使用的虚拟测试测试环境与虚拟测试用例。
