经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M MIPI MIPI D-PHY Rx IP in 7FF

MIPI D-PHY Rx IP in 7FF

概述和功能介绍

低功耗C-PHY/D-PHY 组合在各种制造节点生产成本低廉。用户可以根据应用需求选择将这个组合PHY IP设置为D-PHY 或C-PHY模式。此外,这个PHY IP还支持 PPI 接口,能够与 CIS-2 或 DSI 控制器轻松连接。D-PHY 和 C/D-PHY 在跨铸造厂的各种流程中,具有最具竞争力的PPA(性能、功率和面积)和标准合规性。此外,MIPI D-PHY 还通过了汽车多媒体应用的 ISO 26262 ASIL-B 认证。

 

功能描述
  • 符合MIPI D-PHY规格至v2.5,C-PHY规格至v2.0
  • 支持 MIPI DSI 和 CSI-2 协议
  • 支持HS数据速率高达6Gbps (6Gsps)(每三通道)
  • 支持10Mbps的LS数据速率和超低功耗模式
  • 支持快速通道周转 (FTA) 和备用低功耗 (ALP) 模式
  • 支持 D-PHY 模式,具有 1 个时钟通道和多达 4 个数据通道
  • 支持 C-PHY 模式,TX 最多 3 个三重奏,RX 最多 4 个三重奏
  • 支持TX-EQ和Rx-EQ功能,补偿长通道损耗
  • 支持额外的 D-PHY RX 模式,具有 2 组(1 个时钟通道和最多 2 个数据通道)
  • 支持额外的 C-PHY RX 模式,2 组 2 个三重奏
  • 提供 D-PHY 时钟和数据通道交换功能
  • 提供 C-PHY 三重交换功能
  • 为量产测试提供独立的高速多通道(trios)并行BIST模块
  • 在TSMC 7nm工艺中通过硅验证。

交付件

  • GDSII & 图层地图
  • 放置路径视图 (.莱夫)
  • 自由图书馆 (.lib)
  • Verilog 行为模型
  • 网表和SDF时序
  • 布局指南、应用说明
  • LVS/DRC 验证报告