经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M DisplayPort V-by-One Tx IP in 40LL

V-by-One Tx IP in 40LL

概述和功能介绍

V-by-One HS技术是针对基于设备内部连接的视频信号的高速数据传输。V-by-One®HS标准定义了开发Rx和Tx标准。这个PHY IP支持4Gbps/通道的传输速率,并为Tx和Rx提供了8通道和16通道的多通道传输。•提供高速和低速的传输速率,最高1Gbps,相关的时钟为DDR时钟(数据速率的1/2,最多500MHz)

 

功能描述
  • 16个通道共128位并行数据,每个通道的位宽度为8位
  • 直流耦合方式
  • 多通道共享偏移量
  • 内置发射机端子阻抗,不需要芯片外组件
  • 支持AXI流总线协议和数据收发器
  • 内置自检机制,可独立完成功能和量产测试
  • 支持链路训练模式
  • 支持翻转芯片封装形式
  • ESD:HBM/MM/CDM/锁存-向上2000V/200V/500V/100 mA
  • 在SMIC 40LL中通过硅验证

交付件

  • 数据表
  • 集成指南
  • GDSII或幻影
  • GDSII层映射表
  • LVS的CDL网络列表
  • LEF Verilog行为模型
  • 自由定时模型DRC/LVS/ERC结果