概述和功能介绍

以太网10G KR PCS IP功能齐全，客户易于将其集成到任何SoC或FPGA开发中，这个IP符合各IEEE 802.3.201规范。这个IP具有兼容性，为各类低成本设备提供了一个简单的接口。以太网10G KR PCS IP在FPGA环境中通过了硅验证。此外，这个IP还可以支持多种主机总线接口，能够方便地采用到任何设计体系的结构中—— AHB, AHB-Lite, APB, AXI, AXI-Lite, Tilelink, OCP, VCI, Avalon, PLB, Wishbone或自定义协议等。这个IP的交付件包括RTL代码、测试脚本和一个用于完整仿真的测试环境。

功能描述

• 符合IEEE标准802.3.2018第49条

• 支持64b/66b=位的编码和解码

• 支持传输路径上的数据解扰和接收路径上的数据解扰

• 支持各种XSBI数据宽度

• 支持块同步

• 支持位错误率监控

• 支持接收机链路故障状态检测

• 支持回退功能

• 支持IEEE 802.3az节能以太网。

• 支持可配置的管理接口(MDIO -第45条/ SOC总线）

• 支持XSBI接口的以下数据宽度，16位20位32位40位64位

• 根据IEEE标准802.3.2018第74条，对前向纠错的可选支持

• 可选的对测试模式生成和错误检查器的支持

• 根据IEEE标准802.3.2018的第73条，可选择支持底板以太网的自动协商

• 可根据IEEE标准802.3.2018第72条支持链接培训

• 完全可合成

• 静态同步设计

• 正边时钟，没有内部三态

• 扫描测试准备就绪

• 提供的接口能够轻松集成到微处理器上

交付件

• 采用Verilog语言的RTL电路设计

• Lint、CDC、综合以及配套的Waiver文件

• Lint、CDC、综合报告

• IP-XACT RDL生成的地址映射

• 固件代码和Linux驱动程序包

• 详细技术手册

• 容易使用的Verilog测试环境及Verilog语言编写的测试用例