经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M MIPI MIPI CSI-3 主机 v1.1 控制器 IP

MIPI CSI-3 主机 v1.1 控制器 IP

概述和功能介绍

MIPI相机串行接口3(CSI-3)是相机和主机处理器基带应用引擎之间的接口。这个接口符合MIPI联盟定义的规范,将UniPro和MPHY分别用于链路和PHY层。CSI-3主机是应用处理器和UniPro之间的命令编码和像素解码逻辑。CSI-3主机是应用处理器和UniPro之间的命令编码和像素解码逻辑。CSI-3主机IP支持2个用于像素数据的C-端口和1个用于属性传输的C-端口。在CSI-3主机中,来自UniPro的像素数据以及CDP数据在C端口进行处理,随后图像在发送到应用处理器之前已经经过一次处理。控制流与数据流相反,由应用处理器发起,以配置主机和设备两边的UniPro和M PHY下游,以及CSI-3设备。MIPI CSI-3主机与MIPI UniPro、M PHY和MIPI CSI-3设备一起为相机应用提供了一个完整的解决方案.

 MIPI-CSI-3-Host-v1.1-Controller-silicon-proven-ip-core-provider-in-china

功能描述
  • 符合 MIPI CSI-3 v1 .1规范

  • YUV 420(8bit,10bit),YUV 422(8bit,10bit), RGB(888,666,565,555,444),

  • RAW(6、7、8、10、12、14 位)

  • 支持的压缩图像格式

  • 1 个用于 CPC 的 C 端口和 2 个用于像素/嵌入式数据的 C 端口

  • 支持CPC获取/设置/通知/响应PDU。

  • 强制获取表/设置所有属性的表属性。

  • 端到端支持 CPC 数据包。

  • 多个VCID的循环仲裁。

  • Tx 缓冲区超流管理

  • 抢占式帧处理

  • 支持垂直消隐期间的嵌入数据

交付件

  • 可配置的 RTL 代码

  • 基于 HDL 的测试台和行为模型

  • 测试用例

  • 协议检查器、总线观察器和性能监视器

  • 可配置的合成壳

  • 文档

  • 设计指南

  • 验证指南

  • 合成指南

优势

  • FPGA 验证

  • 高度模块化和可扩展的设计

  • 低电平有效异步复位

应用领域

  • 汽车

  • 可穿戴设备

  • 消费电子