概述和功能介绍

SOC 或 ASIC 的 TileLink 组件可以在 TileLink 验证 IP 的帮助下进行智能验证。 TileLink 验证 IP 完全支持 TileLink 规范 1.8.1 版。 SystemVerilog、VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E 和非标准验证环境都原生支持 TileLink Verification IP。用于 TileLink Verification IP 的可选智能视觉协议调试器是一个基于 GUI 的调试器，可加快调试速度。

功能描述

• 符合 TileLink 规范版本 1.8.1。

• 支持 TileLink Master、TileLink Slave、TileLink Interconnect、TileLink Monitor 和 TileLink Checker。

• 支持 TileLink 未缓存轻量级 (TLUL)、TileLink 未缓存重量级 (TL-UH) 和 TileLink 缓存 (TL-C) 一致性级别。

• 支持缓存一致性共享内存。

• 无序完成支持。

• 突发碎片支持。

• 支持所有数据总线和地址字段宽度。

• 支持协议属性的约束随机化。

• 从设备、互连设备和主设备支持对每个地址或每个事务的响应进行细粒度控制。

• 不同通道上的可编程等待状态或延迟插入。互连能够复制主/从插入的延迟。

• 能够在数据传输期间注入错误。

• 能够配置所有信号的宽度。

• 可编程超时插入。

• 支持先进先出内存。

• 丰富的配置参数集来控制 TileLink 功能。

• 即时协议和数据检查。

• 通知测试平台重大事件，例如事务、警告、计时和协议违规。

• 内置覆盖率分析。

• 主设备、从设备、互连设备和监视器中针对各种事件的回调。

• 总线上各种事件的状态计数器。

• TileLink 验证 IP 附带完整的测试套件，用于测试 TileLink 规范的每个功能。

交付件

• 包含所有 TileLink 测试用例的完整回归套件。

• 示例展示了如何连接各种组件以及 BFM 和 Monitor 的用法。

• 验证环境中使用的所有类、任务和函数的详细文档。

• 文档还包含用户指南和发行说明