概述和功能介绍

SPI是一种高度可配置的SPI主/从设备，支持单、双、四和八进制的数据传输，以及不同的串行时钟信号SCK的极性和相位。SPI控制器与Hyper BusTM、xSPI（扩展串行外围接口-JESD251A）和XccelaTM总线接口的标准完全兼容。SPI控制器可以轻松地与各种SPI闪存进行通信。串行时钟线（SCK）用于同步串行数据线上的数据移位和采样。它是一个独立的设计，可以在不同的工艺技术中实现。SPI系统具有很强的灵活性，可以直接与来自不同制造商的多种标准产品外围设备进行连接。时钟控制逻辑可以选择时钟极性和两种不同的时钟协议，以适应大部分的同步串行外围设备。SPI可以通过从选择控制寄存器（SSCR）自动驱动从选择输出（SS3O-SS0O），并通过地址SPI从设备交换串行传输的数据。它支持单次传输和多次传输两种DMA模式。这些模式使得SPI可以与高性能的DMA单元进行接口，从而在CPU周期之间交错传输或执行多字节传输。SPI完全可定制的，可以根据用户需求提供精确的配置。

功能描述

• 一组可访问的控制寄存器的软件，以执行任何闪存命令
• 支持任何设备的时钟频率、极性和相位，
• 可编程波特率发生器，
• 内置的FLASH命令解码器支持最流行的闪存设备，
• 可选的内置在AES编码器/解码器
• DMA支持
• 支持各种SPI总线标准： Hyper BusTM、xSPI、XccelaTM
• 符合AMBA2规范要求，支持APB、AHB、AXI总线接口
• 单、双、四、八进制SPI传输/接收
• 就地执行-XIP功能支持
• 数据总线大小配置为8、16或32位宽
• 可选FIFO尺寸扩展
• 最大支持的Flash地址范围-32位
• 最多可以解决4个SPI从服务器
• 软件从属服务器选择输出-SSO-选择
• 自动从属服务器选择输出断言
• 系统错误检测
• 中断生成
• 比特率生成为1/2。系统时钟的1/255。
• 支持四种SPI传输格式： CPOL/CPHA。
• 简单的接口允许轻松地连接到微控制器
• 完全可合成，静态同步设计，没有内部三态

Deliverables

• 源代码：
• VHDL源代码或/和
• VERILOG 源代码或/和
• 已加密的，或纯文本的EDIF
• VHDL和实时日志测试工作台环境
• Active-HDL自动仿真宏
• ModelSim自动仿真宏
• 带有参考响应的测试
• 技术文件
• 安装注意事项
• HDL核心规范
• 数据表
• 合成脚本
• 示例应用程序
• 技术支持
• IP实施支持
• 3个月维护
• 交付IP和文档更新
• 次要/主要版本更改
• 电话和电子邮件支持

Applications

• Embedded microprocessor boards
• Consumer and professional audio/video
• Home and automotive radio
• Low-power applications
• Communication systems
• Digital multimeters