eMMC设备控制器IP设计功能完整、便于使用、可配合集成工作，集成到任何SoC或FPGA开发中。eMMC设备控制器IP可以应用到任何技术中。eMMC设备控制器IP设计达到JESD84-B50规范及标准。它还可以支持多种主机总线接口，以方便于用于任何设计架构-AHB、APB、AXI、OCP、Wishbone、VCI、Avalon、PLB、Tilelink、Wishbone或定制总线。eMMC设备控制器IP以Verilog RTL形式提供，可在ASIC或FPGA中实现。eMMC设备控制器IP通过FPGA验证。核心包括RTL代码、测试脚本及测试时所用的模拟环境设定. 
符合JESD84-B50规范和早期版本
符合JEDEC eMMC CQHCI命令队列
支持不同的数据总线宽度模式：1位、4位、8位。
支持命令排队
支持增强型频闪
支持2GB以上的内存密度。
支持Replay Protected Memory Block（RPMB）功能。
支持压缩写入/读取命令。
支持高优先级中断（HPI）机制
支持发送调谐块（CMD21）命令。
支持读/写操作的单数据速率和双数据速率定时
支持HS200和HS400模式。
支持单字节、单块、多块（有限和无限）传输和MMC
支持CRC7检查命令和CRC16检查数据完整性
支持卡的密码保护支持扩展的安全协议命令。
完全可合成
静态同步设计
正边缘时钟，无内部三态
扫描测试就绪
简单的接口可轻松连接到微处理器/微控制器设备
可交付产品
Verilog中的RTL设计。
Lint，CDC合成脚本和弃权文件。
Lint，CDC综合报告。
IP-XACT RDL生成的地址映射。
固件代码和Linux驱动程序包。
更详细的技术文件。
具有Verilog测试用例的Verilog测试环境易于使用。
优势
完全合规、经硅验证的内核
配备Verilog测试台，并可选择购买完全高级的System Verilog测试平台
直接由设计代码的工程师提供支持
基于RMM（重用方法手册指南）
支持所有合成工具
