SPI IP是一种支持八进制SPI的高性能IP，可以为各种串行SPI内存提供最快的操作速度。这个IP可以与多个制造商的多种标准产品外围设备直接连接。此外，这个IP还兼容市场上所有的8、16、32位处理器。
SPI IP是一种可配置的SPI主/从设备，可以设置串行时钟信号SCK的极性和相位，用于辅助微控制器与高速串行SPI存储器和串行外围设备通信。此外，这个IP还可以在多播网系统中实现处理器间的通信，采用一个串行时钟线（SCK）用于同步四个串行数据线上的数据移位和采样。在单SPI模式下，数据同时发送和接收，而在双、QUAD和八元SPI模式下，数据分别在2、4和8条数据线上同时移动。
此外，通过使用DDR协议（双数据速率），传输速度可以翻倍——使得SPI可以在SCK的上升和下降边缘发送/接收数据。DDR和八进制SPI传输可以在一个SCK时钟周期内传输/接收8位数据。因此SPI非常适合以下场景：①高性能的系统，②从非易失性内存快速加载代码的系统③节省系统设备大小和成本的系统，④直接从非易失性内存执行程序代码的系统。
SPI系统具有很强的灵活性，可以与多个制造商的许多标准产品外围设备直接接口。该系统可以配置为主设备或从设备。此外，这个SIP系统可以提供超越其他供应商四倍的传输速率，数据率可以达到CLK/2。时钟控制逻辑可以选择时钟极性、相位和四种不同的时钟协议，以适应大部分的同步串行外围设备。当SPI配置为主机时，软件可以为串行时钟选择比特率。由从选择控制寄存器（SSCR）自动驱动从选择输出（SS7O-SS0O），并通过地址SPI从设备交换串行传输的数据。包含错误检测逻辑，以支持处理器间的通信。写冲突检测器指示当试图在传输过程中向串行移位寄存器写入数据时发生冲突。如果有多个SPI设备同时试图成为总线主服务器，则多主服务器冲突检测器会自动关闭SPI输出驱动器。SPI支持单次传输和多次传输两种DMA模式。这些模式使得SPI可以与高性能的DMA单元进行接口，从而在CPU周期之间交错传输或执行多字节传输。SPI可以根据客户的需求提供精确的配置。
• 使用8、16和32位cpu进行操作
• 全双工同步串行数据传输
• DMA支持
• 支持32位、16位和8位系统
• 支持各种系统总线标准
• 单、双、四、八进制SPI传输
• DDR支持（双数据速率）
• 支持多主系统
• 可选的FIFO尺寸扩展（128、256、512B）
• 最多可以处理7个SPI从服务器（可以根据请求添加更多的从服务器选择输出）
• 软件从程序选择输出-SSO选择
• 自动从程序在每个字节传输期间选择输出断言
• 系统错误检测
• 中断生成
• 支持的各种比特率
• 在快速SPI模式下的½CLK中的位率
• 四种传输格式
• 简单的SPU和DMA接口
• 完全可合成的，静态的同步去符号，没有内部的三态
交付件
• 源代码：
• VHDL源代码或/和
• VERILOG 源代码或/和
• 已加密的，或纯文本的EDIF
• VHDL和实时日志测试工作台环境
• Active-HDL自动仿真宏
• ModelSim自动仿真宏
• 带有参考响应的测试
• 技术文件
• 安装注意事项
• HDL核心规范
• 数据表
• 合成脚本
• 示例应用程序
• 技术支持
• IP集成支持
• 3个月维护
• IP交付件和文档更新
• 次要的和主要版本更改
• 电话和电子邮件支持
