经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M SerDes 55LP工艺的JESD204B Tx-Rx PHY IP

55LP工艺的JESD204B Tx-Rx PHY IP

概述和功能介绍

JESD204B Tx-Rx PHY IP接口支持JESD204B同步串行接口,符合JESD204B.01版本规范,具有互操作性与兼容性能够连接低成本设备的简单接口。JESD204B PHY除了具有单独的Tx和Rx之外,还具有完整的综合收发能力。

 

功能描述
  • 多通道收发器,数据速率从1Gbps到16Gbps。收发器版本包括接收器和发射器
  • 可提供只有发射器的版本
  • 40位/32位/20位/16位可选择的并行数据总线 独立的每通道断电控制
  • 可编程的发射振幅
  • 可编程的3抽头前馈均衡器(FFE)。
  • 嵌入式接收器均衡(CTLE和DFE)以补偿插入损耗
  • 内置自检功能,可生成多种模式,并有检查器用于生产测试
  • 灵活的参考时钟频率范围
  • 集成LC-tank PLL和环形OSC PLL
  • 集成片上差分100欧姆终端,用于参考时钟
  • 低电容ESD结构
  • 在TX和RX中集成片上差分100欧姆终端:终端电阻自动校准功能(可选)
  • 同时支持倒装芯片封装和焊线封装
  • 测试性:高测试性
  • 内置模式发生器和检查器,包括PRBS 内部串行环回
  • 可靠性。寿命:10年
  • 终身平均温度:高达110摄氏度(包括热斑)。
  • 可用性:100%
  • ESD (HBM): 超过2000V
  • ESD (CDM): 超过250V
  • 闩锁。满足JESD78 ClassII(Tj=125c),>100mA
  • 在TSMC 55nm LP工艺节点通过硅验证

交付件

  • 应用说明/用户手册
  • 行为模型和受保护的 RTL 代码
  • 受保护的帖子布局网表和标准
  • 延迟格式 (SDF)
  • 帧视图 (LEF)
  • 金属GDS (GDSII)
  • 测试模式和测试文档

优势

  • 低功耗
  • 与市场标准相比,具有小的工艺面积
  • 工作温度:~110度
  • 分层和结构化架构