概述和功能介绍

PCIe 2.0收发器IP提供了PCIe 2.0 Base应用程序的整体选择。它符合PIPE 3.0的要求。IP设计包含高速混合信号电路，能提供5Gbps的PCIe 2.0速率，而且能向后兼容2.5Gbps的PCIe 1.0速率。它的设计为更低功耗并且所占面积更小。由于对TX和RX都具备支持功能，PCIe 2.0 IP可以满足各种信道传输的需求.

功能描述

• 与PCIe基本规范兼容
• 完全兼容PIPE4.2接口规范
• 独立通道断电控制
• 实施接收机均衡自适应CTLE以补偿插入损耗
• 支持16位/32位并行接口
• 支持PCIe第1代（2.5Gbps）和PCIe第2代（5.0Gbps）
• 支持灵活的参考时钟频率
• 在PCIe模式下支持100MHz差分参考时钟输入或输出（可选SSC）
• 支持从-5000ppm到0ppm的扩频时钟（SSC）生成和接收
• 支持可编程发射幅度和去加重
• 支持PCIe模式下的TX检测RX功能
• 支持信标信号生成和检测
• 通过高速BIST和环回的高覆盖率优化生产测试支持
• 集成管芯端接电阻器和IO焊盘/凸块
• 嵌入式一级和二级ESD保护
• ESD：HBM/MM/CDM/闭锁2000V/200V/500V/100mA
• TSMC 7NM硅认证

可交付的产品

• GDSII和图层图
• 放置管线视图（.LEF）
• Liberty库（.lib）
• Verilog行为模型
• 网络列表和SDF计时
• 布局指南、应用注释
• LVS/DRC验证报告