经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M USB 40LP工艺的USB 3.0 PHY IP

40LP工艺的USB 3.0 PHY IP

概述和功能介绍

通USB收发器专为辅助设备设计。这个PHY IP符合USB 3.0(USBSuperSpeed)),USB 2.0PIPE和UTMI的规范。USB3.0 PHY IP收发器具有较小的芯片尺寸和低功耗对性能不影响数据吞吐量。USB3.0 PHY IP的交付件包括完整的静电放电(ESD)保护解决方案,内置自检模块和嵌入式抖动注入模块,以及动态均衡电路,完全能够支持高性能设计。标准PHY接口(PIPE)可为USB3 MAC层提供多个IP源。此外,这个IP采用恒定功率技术,通过模拟电路参数调整和内部测试控制内置自检与嵌入式抖动注射,使输出抖动减少。
 

功能描述
  • 符合通用串行总线3.0规范
  • 支持2.5GT/s和5.0GT/s的串行数据传输速率
  • 符合PIPE 3.0规范
  • 符合通用串行总线2.0规范
  • 高速数据传输速率: 480 Mbps
  • 符合传统的USB 1.1标准
  • 全速数据传输速率: 12 Mbps
  • 符合UTMI 1.05技术规范的要求
  • 工作电压: 1.1V、3.3V
  • 支持低抖动自动校准振荡器的无晶体模式
  • 支持125/250 MHz与32/16位模式的USB 3.0
  • 支持低成本TEG/ATE测试的内置自检(BIST)模式
  • 在TSMC 40LP工艺中通过硅验证

交付件

  • GDSII和层映射
  • LEF
  • Liberty library (.lib)
  • Verilog行为模型
  • Netlist和SDF定时
  • 布局指南,应用程序说明
  • LVS/DRC验证报告