经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M DisplayPort 40SP工艺的DP 1.4 Rx PHY IP

40SP工艺的DP 1.4 Rx PHY IP

概述和功能介绍

这个 DP 1.4 Rx IP每个数据通道的传输速率高达5.4 bps(HBR2),交付件包含可编程模拟参数,如CDR带宽、均衡器强度、终端电阻和BGR电压。此外,还提供了可测试性选项,如PLL单独测试和模拟信号监视器。

 

功能描述
  • 这个接收器符合DP v1.4版本并向后兼容

  • PHY支持1.62Gbps(RBR)~5.4Gbps(HBR2)的传输速率

  • 集成了带有共模偏置的100欧姆终端电阻器

  • 具有可调强度的集成均衡器

  • 符合eDPv1.4a / DP v1.3的标准

  • 接收器支持HDCP1.4和HDCP2.2(可选)

  • 由可配置的(4/2/1)链路通道和单个AUX通道组成

  • 支持1.62Gbps(RBR)、5.4Gbps(HBR2)和8.1 Gbps(HBR3)的传输速率

  • 支持1或2或4车道支持默认和增强框架模式支持SST模式

  • 支持视频包和音频包

  • 支持18/24位RGB数字视频输出格式主I2C接口的DDC连接

  • 与外部HDCP密钥存储器的接口

  • 配置寄存器可通过AMBA接口进行编程

  • 可配置的模拟特性

  • CDR带宽

  • 均衡器强度

  • 端子电阻

  • BGR电压

  • 调节器电压

  • 支持PLL测试和内部模拟信号监视器

  • 1.8V/0.9V电源

  • 在UMC 40nm SP工艺中通过硅验证

交付件

  • Verilog语言编写的LINK控制器的RLT或网表源代码

  • 综合流程和STA流程所需的抽象时序模型

  • 综合即物理布局所需的定时约束条件

  • 行为验证模型、仿真测试平台、运行控制脚本和测试激励

  • 物理层设计数据库

  • 集成指南

  • 参考软件示例代码