概述和功能介绍

JESD204B Tx-Rx PHY IP接口支持JESD204B同步和串行数据接口，符合JESD204B版本规范，具有兼容性，能够为低成本设备提供简单的界面。JESD204B PHY IP除了具有单独的发射和接收的轨道外，还具有完整而全面的收发器功能。

功能描述

• 数据速率为 1Gbps 至 16Gbps 的多通道收发器：收发器版本包括接收器和发射器
• 可提供仅有发射器的版本
• 40位/32位/20位/16位可选并行数据总线独立的每通道掉电控制
• 可编程的发射幅度
• 可编程 3 抽头前馈均衡器 （FFE）
• 嵌入式接收器均衡（CTLE 和 DFE）用于补偿插入损耗
• 内置自检功能，具有多个模式生成和检查器，用于生产测试
• 灵活的参考时钟频率范围
• 集成式LC槽锁相环和环形OSC 锁相环
• 用于参考时钟的集成片上差分 100 欧姆终端
• 低电容静电放电结构
• 在 TX 和 RX 中集成片上差分 100 欧姆端接：端接电阻自动校准功能（可选）
• 支持倒装芯片封装和引线键合封装
• 可测试性：高可测试性
• 内置码型生成器和检查器，包括 PRBS 内部串行环回
• 可靠性：使用寿命：10年
• 寿命平均温度：高达 110 摄氏度（包括热点）
• 可用性： 100%
• 静电放电 （HBM）： 超过 2000V
• 静电放电 （CDM）：超过 250V
• 闩锁：满足 JESD78 II 类 （Tj=125c） >100mA
• SMIC40nmLL工艺节点通过硅验证

交付件

• 应用说明/用户手册
• 行为模型和受保护的 RTL 代码
• 受保护的帖子布局网表和标准
• 延迟格式 （SDF）
• 帧视图 （LEF）
• 金属GDS （GDSII）
• 测试模式和测试文档

优势

• 低功耗
• 与市场标准相比，物理面积小
• 工作温度：~110度
• 分层和结构化架构