V-by-One®HS技术旨在使用内部设备连接以达到高速传输视频信号的效果。在Vby-One®HS标准中列出创建发射器和接收器的要求。这个设计具有8通道和16通道物理层（PHY）用于发送（Tx）和接收（Rx），并且每个通道支持高达4Gbps的速率。这个物理层IP的低压差分信号（LVDS）接收器，具有20个LVDS接收器通道（4 x 4D1C），能够处理1.5Gbps的数据流。这个设计的输入时钟频率为25MHz至150MHz。串行器完全内部化，不需要任何额外部件。电路模块化构建，能够轻易地移植到客户指定的晶圆厂的工艺节点上
LVDS兼容Rx
数据被分成4组，每组包含4个数据通道和1个时钟通道
每个通道/组都可以单独打开/关闭。
支持从168Mbps到1.5Gbps的数据速率
可配置模拟特性
偏置电压/电流
DLL特点
可测试性内部模拟节点可以通过测试平台DLL观察测试模式过程
可测试性通过环回BIST进行速度测试
可通过测试台观察内部模拟节点
支持VCO增益测试，发射机直流测试，IDDQ测试
供电电压1.8V/0.9V
在GF 22nm FDX工艺节点通过硅验证
交付件
数据表
集成指南
GDS或Phantom GDS
Layer Map Table
用于LVS的CDL网表•
LEF
Verilog行为模型
Liberty Timing Model
DRC/LVS/ERC结果
数字部分的RTL
测试规格文件
