概述和功能介绍

这个 600MHz 超低功耗可编程Fractional-N PLL 采用22nm工艺产生输出时钟并锁定输入时钟源。

功能描述

• 分数分割

• 高稳定性

• 高能效设计

• 低抖动

• 可编程环路滤波器

• 锁定检测

• 小尺寸设计，结构紧凑     

交付件

• GDSII

• LVS Spice 网表

• Verilog 模型

• LEF 用于时钟发生器

• PLL

•  用户指南，包括

  •   集成指南

  •   布局指南

  •   可测试性指南

  •   封装指南

  •   板级指南