这个Combo PHY IP符合SATA 3.0规范的串行ATA（SATA），符合PCIe 2.0基本规范并支持PIPE接口规范PCIe，以及符合USB 3.0、USB 2.0（USB高速和全速）规范的USB。这个Combo PHY IP通过支持额外的PLL控制，参考时钟控制，和内置的电源门控控制来降低功耗。此外，这个PHY IP能够根据不同的功耗的需求进行客制化设计，拥有广泛的应用场景。
USB 3.0 PCIe 3.0 SATA 3.0 Combo PHY IP 是高性能 SERDES IP，专为在低功耗下执行高带宽数据通信的芯片设计。这个Combo PHY IP支持多种传输速率，包括USB3.0Super Speed（5GT/s），PCIE Gen1 /Gen2 /Gen3（2.5GT/s / 5GT/s / 8GT/s）和SATA Gen1 / Gen2 / Gen3（1.5GT / 3GT / 6GT）这个Combo PHY IP由PMA和PCS组成，PMA用于执行串行到并行和并行到串行转换的模拟宏，包括三个模块，发射器、接收器和 SU（包括 PLL、IVREF 等）；PCS是用于执行PHY编码子层功能的数字合成宏，支持如8位/10位，弹性缓冲区，逗号检测和BERT环回等功能，此外，这个Combo PHY IP的交付件还包含寄存器接口来访问内部控制寄存器。
交付件
