这个1.5GHz 的可编程即时 Fractional-N PLL 采用22纳米工艺生成输出时钟并同步输入时钟源。
提升至 1.5Ghz 时钟输出
倍增器范围广
较小的芯片面积
测试引脚集成
交付件
GDSII
LVS Spice 网表
Verilog 模型
LEF 用于时钟发生器
PLL
用户指南,包括
集成指南
布局指南
可测试性指南
封装指南
板级指南