GDDR2接口完全支持GDDR2界面，与GDDR2规范和DFI 4.0或5.0版规范兼容。通过其GDDR2兼容性，它为各种低成本设备提供了一个简单的接口。GDDR2 IP在FPGA环境中得到了验证。GDDR2的主机接口可以是简单接口，也可以是AMBA AHB、AMBA AHB-Lite、AMBA APB、AMBAAXI、AMBA AXI-Lite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone或Custom协议.
支持GDDR2协议标准GDDR2规范。
符合DFI版本4.0或5.0规范。
根据规范支持所有GDDR2命令。
支持多达16个AXI端口，数据宽度可达512位。
支持AXI写入和读取通道的可控未完成事务
支持端口内仲裁和多端口仲裁。
支持用户可编程页面策略。•关闭页面策略•打开页面策略
支持错误检查和纠正（ECC）。
支持ECC错误重试，重试限制由用户控制。
支持ASIC和FPGA中的高时钟速度。
支持写入和读取路径的低延迟。
支持重新排序事务以提高性能。
支持可编程操作时钟频率。
支持所有类型的定时和协议冲突检测。
支持所有模式寄存器编程。
支持8个银行运营。
支持可编程突发长度：4,8。
支持可编程读取延迟和写入延迟。
支持可编程顺序/交织突发模式。
支持双向差分数据选通。
支持写入数据屏蔽功能。
支持管芯端接（ODT）。
支持输入时钟和频率变化。
完全可合成
静态同步设计。
正边缘时钟，无内部三态。
扫描测试就绪
简单的接口可轻松连接到微处理器/微控制器设备
可交付成果
GDDR2接口在源和网表产品中可用。
源产品以纯文本Verilog交付。如果需要，还可以提供VHDL、SystemC代码。
具有Verilog测试用例的Verilog测试环境易于使用
Lint、CDC、合成、模拟脚本以及弃权文件
IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
文档包含用户指南和发行说明。
