2026 年 8 月 10 日-随着人工智能（AI）、高性能计算（HPC）、网络、汽车电子及数据中心处理器等应用不断发展，多裸片之间对高带宽、低延迟通信的需求日益增长，同时还需要兼顾功耗效率并简化系统集成。

为满足这些需求，T2M 推出其合作伙伴的经硅验证 D2D（Die-to-Die，裸片间）互连 IP 核。该 IP 核采用灵活的 WhiteBox 授权模式，并支持不限次数使用。基于 Advanced Interface Bus（AIB）架构，该 IP 核可在不同裸片之间实现高效的 32 位 AXI 数据传输，兼具高吞吐量、超低延迟及易于集成等优势，适用于先进多裸片 SoC。

面向高速多裸片通信的优化架构

该D2D 互连 IP 核同时支持 Controller 和 Target 两种配置，可在不同裸片之间实现高效的 AXI 通信。集成式 AXI Bridge 可将标准 AXI 协议信号转换为 AIB 接口信号，使设计人员能够在尽量减少现有 SoC 架构改动的情况下实现裸片间连接。

该方案已完成与 Arm NI-700 和 Arm NIC-400 互连架构跨裸片互操作的硅验证，并实现高效的 32 位 AXI 字传输。

其 AIB 接口支持通过 20 条 DDR 数据通道传输 40 位数据。数据传输运行于 AXI 时钟域，而配置管理则通过较低速的 APB 时钟域完成。

通过将 AXI 兼容性与优化的 AIB 架构相结合，该 IP 可帮助半导体开发企业降低集成复杂度，并为先进 Chiplet 与多裸片平台提供可靠、高性能的裸片间通信能力。

核心技术特性

D2D 互连 IP 核集成多项面向高性能多裸片半导体设计的技术特性：

• 在 800 MHz DDR 工作模式下，单 bump 速率最高可达 1.6 Gbps
• 通过 20 条 DDR 数据通道，单通道总带宽最高可达 32 Gbps
• 低延迟约 12 ns
• 集成 AXI Bridge，支持 Controller 与 Target 配置
• 支持基于 APB 的配置与管理
• 内置错误校正码（ECC）
• 集成 PRBS 自测试功能
• 集成数字 DLL 补偿及延迟降低逻辑
• AXI 输入时钟最高支持 800 MHz，APB 输入时钟最高支持 100 MHz
• 工作电压范围为 0.9 V 至 1.10 V

上述能力可为高要求 Chiplet 与多裸片应用构建高带宽、高能效裸片间连接提供可靠基础。

完整设计交付物，加速集成开发

D2D 互连 IP 核配套提供完整的设计交付物，可覆盖半导体开发流程中的多个阶段，包括仿真、综合、验证、物理实现及制造。

交付内容包括：

• 完整产品文档及集成文档
• Verilog 仿真模型
• Liberty 时序库（.lib/.db）
• CTL/CTLDB 验证文件
• 基于 STIL Procedure Files（SPF）的 ATPG 支持文件
• Layout Versus Schematic（LVS）验证文件（CDL）

完整的设计交付包可帮助半导体企业减少集成工作量、降低实现风险，并加快从初始设计到芯片实现的整体开发进度。

供货与授权：该 D2D IP 核现已开放授权。如需了解授权方案及定价详情，请发送咨询至：china-sales@t2m-ip.cn

关于 T2M：T2M 是一家全球独立半导体技术专家，提供复杂半导体 IP 核、软件、已知良品裸片（KGD）及颠覆性技术，帮助客户加速可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒及卫星 SoC 的开发。