经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Analog 1.2GHZ FRAC-N PLL IP CORE

1.2GHZ FRAC-N PLL IP CORE

概述和功能介绍

这个1.2GHz频率的可编程即时分数-N锁相环(PLL)采用40纳米工艺生成输出时钟并同步输入时钟源。

 

功能描述
  • 专为高效能产品设计

  •  分数分割

  •  1.2GHz 高分辨率

  • 低抖动

  •  控制相位和频率特性

  •  可编程环路滤波器

  •  锁定检测

  • 占用空间小  

交付件\

  • GDSII

  • LVS Spice 网表

  • Verilog 模型

  • LEF 用于时钟发生器

  • PLL

  •  用户指南,包括

    •   集成指南

    •   布局指南

    •   可测试性指南

    •   封装指南

    •   板级指南