这个IP是一个基于时间交错SAR体系结构的双核I & Q模拟到数字转换器,从生产芯片组中提取,有良好的量产记录。这个设计包含了电源调节器(LDO)、集成参考和数字补偿(增益、偏移和倾斜)。这个IP的模拟输入I & Q是差分模式,输出数据是12x12b总线格式,每个总线对应一个子adc的数据。输出数据的时钟频率是135MHz(Fs/12),也就是采样频率的十二分之一。此外,这个设计的输入缓冲区I & Q和LDO位于G02,ADC和数字补偿位于GO1。
成熟度MAT05
9位双核I & Q SAR ADC
高达1.62Gsps的采样率
输入缓冲区的模拟电源:从1.7V到2.75V (GO2域)
LDO的模拟电源:从1.7V到2.75V (GO2域)
数据分解和数字补偿的数字电源:1.1V (GO1域)
输入范围:1 Vpp差
交流耦合输入
输入信号带宽:100Hz~600MHz
断电模式
数据准备输出在135MHz
在ST 40nm工艺节点通过硅验证
交付件
技术文件
设计指南