经过生产验证的,复杂的半导体IP核

半导体电路设计IP及配套交付件


T2M Ethernet GBE (10/100/1000 BASE-T) PHY IP IN 28FDSOI

GBE (10/100/1000 BASE-T) PHY IP IN 28FDSOI

概述和功能介绍

GPHY是一款高度集成的单芯片,应用于千兆10/100/1000以太网,功耗低。它支持10BASE-T、100BASE-TX、1000BASE-T操作。该GPHY通过GMII(千兆媒体独立接口)或RGMII连接媒体访问控制层(MAC)。它可以连接100BASE-TX和1000BASE-T快速以太网的非屏蔽双绞线5类电缆(UTP5),也可以连接10BASE-Te以太网的UTP5/UTP3电缆。它具备IEEE 802.3u定义的100BASE-TX和IEEE 802.3ab定义的1000BASET的整个物理层功能,包括物理编码子层(PCS)、物理介质连接层(PMA)、双绞线物理介质相关子层(TP-PMD,仅限100BASE-TX)。

功能描述
  • IEEE 802.3-2008、IEEE 802.3az完全符合标准
  • IEEE 1588-2008支持
  • 范围更广™ 支持
  • 双端口MAC接口:
  • GMII(10/100/1000BASE-T)
  • MII(10/100BASE-T)
  • 自动协商支持
  • 自动检测和校正对交换(Auto MDIX)、对歪斜和对极性
  • 6种不同的操作模式:
  • 1000BASE-T全双工和半双工
  • 100BASE-TX全双工和半双工
  • 10BASE-T全双工和半双工
  • 管理界面
  • 基线漂移补偿
  • 片上传输波形整形
  • 片上混合电路
  • 10KB巨型框架
  • 内部、外部和远程回路
  • 默认操作的硬件配置
  • 断电模式,中断支持
  • IEEE 1500支持SoC测试集成
  • LED指示:链路模式、状态、速度、活动和碰撞
  • 通过ST 28nm FDSOI验证

可交付产品

  • 详细数据表
  • 用于模拟的Verilog行为模型(A)
  • 用于合成、STA和等效性检查的Liberty(db./.lib)
  • DFT的CTL/CTLDB
  • ATPG的SPF(标准测试接口语言(STIL)程序文件)
  • 4月LEF
  • 用于LVS连接的CDL