GDDR6X Controller IP能支持GDDR6X的接口连接。GDDR6X Controller IP既符合GDDR6S协议草案规范标准，也符合DFI 4.0或5.0版规范标准。它为各类低成本设备提供了一个简单的接口，使它具备了对GDDR6X兼容性功能。GDDR6X IP在FPGA中得到验证。GDDR6X的主机接口可以是简单接口，也可以是AMBA AHB、AMBA AHB-Lite、AMBA APB、AMBAAXI、AMBA AXI-Lite、Tilelink、OCP、VCI、Avalon、PLB、Wishbone或自定义协议等.
支持GDDR6X协议草案规范。
符合DFI版本4.0或5.0规范。
根据规范支持所有GDDR6X命令。
支持多达16个AXI端口，数据宽度可达512位。
支持AXI写入和读取通道的可控未完成事务
支持端口内仲裁和多端口仲裁。
支持用户可编程页面策略。•关闭页面策略•打开页面策略
支持2个独立的通道，带有点对点接口，用于数据、地址和命令。
支持双倍数据速率（DDR）。
支持高达8GB的设备密度。
支持X8和X16模式。
支持可编程读/写延迟。
支持银行分组和每个通道16个内部银行。
支持数据总线反转（DBI）和命令地址总线反转（CABI）。
支持通过循环冗余检查确保的读/写数据传输完整性。
支持写入数据掩码功能（单/双字节掩码）。
支持CDR的可编程EDC保持模式。
支持可编程CRC读/写延迟。
支持低功耗模式。
支持自动刷新和自刷新模式。
支持模上终止操作。
支持用于设备标识的供应商ID。
支持命令地址、WCK2CK、读/写训练模式。
支持IEEE.1149.1边界扫描操作。
支持所有模式寄存器编程。
支持断电功能。
支持可编程操作时钟频率。
完全可合成
静态同步设计。
正边缘时钟，无内部三态。
扫描测试就绪
简单的接口可轻松连接到微处理器/微控制器设备
可交付的产品
GDDR6X接口在源和网表产品中可用。
源产品以纯文本Verilog交付。如果需要，还可以提供VHDL、SystemC代码。
具有Verilog测试用例的Verilog测试环境易于使用
Lint、CDC、合成、模拟脚本以及弃权文件
IP-XACT RDL生成的地址映射
固件代码和Linux驱动程序包
文档包含用户指南和发行说明。
