硬件编码器视频加速器（HEVA）是一种支持HEVC编码的低复杂性视频加速器。它具有灵活的架构，旨在通过最少的处理单元和内存来实现至少1080p60的编码性能，并通过大量的单元和大内存来实现2160p120的编码性能。在设计配置上，HEVA在性能和面积之间进行了权衡。参考缓存大小为2160p30，频率为350MHz，具有1个参考帧和带宽。参考开销为100%，即1.5GBytes/sec（最小为1.2GB/s）。硬件接口包括主机接口AXI3/AXI4从属接口，用于寄存器和命令/状态FIFO，存储器接口AXI3/AXI4流接口到外部DRAM，异步AXI3/AXI4 128位接口，同步DMA仲裁者和存储器接口。任务排序模块用于管理处理模块之间的通信和存储，控制TPU模块和TSU/MIF之间的共享存储器和缓存，并定义任务处理单元的执行模式。任务处理模块在TCR/TSU的控制下进行像素和比特流的处理，并根据设计配置定义所需处理单元的数量以维持所需的性能。其中，一些处理单元的性能需要一个本地参考缓存。
编码器加速
性能高达330百万像素/秒（2160p30 + 1080p30）。
HEVC主要支持，4.2级（2160p30）。
H.264 High Profile Progressive, Level 5.1 (2160p30, 1080p120)
HEVC采样自适应偏移环内解锁
完全支持编码单元（从CU 64x64到CU 8x8，PU 4x4)
不允许有MV范围的限制（X<8192，Y<4096）
分片支持：单片或每片的CTB线数
切片级别IT可编程
原始输入框
底部/右侧原始填充物的实时性
YUV 420半平面NV21
参考帧的使用
内部2D帧格式
可选择对重建/参考帧进行专有无损压缩
最多两个参考帧
用于低延迟编码的通用P/B帧
用于随机访问编码的GOP高达8帧分层B帧
运动矢量范围不受限制，带宽与MV范围的权衡由应用编程和设计配置决定。
可编程的质量/性能权衡
可选的用户定义输入参数
解锁分片参数
用户定义的量化比例矩阵表
色度QP偏移
利益区域输入图表
感兴趣的运动矢量输入图表
可选的用户报告输出
运动矢量场
含/不含基本图片分析
设计配置时的延时容忍度
交付件
RTL源代码
基于HDL的测试平台和行为模型
测试案例
协议检查器、总线观察器和性能监视器
可配置的合成外壳
文档和设计指南
验证指南
合成指南
