概述和功能介绍

TDS350N 是一款专为人工智能与机器学习场景设计的 64 位 RISC-V AI 加速处理器，在保障高性能计算的同 时实现了能效优化。该处理器基于 RISC-V 标准向量扩展（RVV1.0）架构开发，支持 1024 位向量长度计算能 力，可高效完成神经网络处理器（NPU）或图形处理器（GPU）所需的数据预处理/后处理任务，显著降低异 构计算单元的工作量，提升系统整体效率。

功能描述

• 指令集架构（ISA）：RISC-V 64 位 IMACBFD(V)_Zfh  工作模式（Modes）：机器模式（Machine-mode）、用户模式（U-mode）
• 安全性能（Security）：支持 Smepmp 安全扩展；物理内存保护单元（PMP）区域可配置 0 至 64 个
• 流水线结构（Pipeline）：8 级超标量顺序流水线，支持 2 路解码
• 向量单元（Vector）：支持 RVV1.0 向量扩展，最大宽度 1024 位
• CIE 接口（CIE Port）：支持 CIE 协处理器指令扩展接口
• 紧密集成内存（TIM）：含 ITIM（指令紧密集成内存）与 DTIM（数据紧密集成内存），容量可配置
• 0KB 至 128KB，可选配错误校正码（ECC）功能
• 一级指令缓存（L1 I$）：容量可配置（8K/16K/32K），可选配错误校正码（ECC）功能
• 一级数据缓存（L1 D$）：容量可配置（8K/16K/32K），可选配错误校正码（ECC）功能
• 中断（Interrupt）：支持核心本地中断控制器（CLINT）及 APLIC（高级中断架构+平台级中断控制器，
• AIA+PLIC）
• 调试（Debug）：调试模块支持 JTAG/cJTAG 接口
• 总线接口（Bus Interface）：
  • 内存端口（Memory Port）：1 个 128 位 AXI（高级可扩展接口）主接口
  • 外设端口（Peripheral Port）：1 个 64 位 AXI 主接口
  • VPU 流端口（VPU Stream Port）：1 个 1024 位 AXI 主接口
  • CIE 接口（CIE Port）：NPU 配置接口（NPU CFG）
  • 前端端口（Front Port）：1 个 64 位 AXI 从接口
• CoreMark 性能：5.2 CoreMarks/MHz 
• Dhrystone-Legla 性能：2.5 DMIPS/MH

应用场景

• 智能安防
• 具身智能
• 自动驾驶
• 智能工业控制等市场领域

交付内容

• IP 包
  • 可综合 RISC-V CPU IP 核
  • 含测试案例演示的仿真环境
  • IP 用户手册/集成手册/仿真手册/功能安全手册（如支持）

• FPGA 开发板支持包
  • FPGA 开发板
  • 用户手册
  • 线上技术支持
  • 线下技术支持

• 集成开发环境（IDE）包
  • 集成开发环境（支持 Windows + Linux 双系统版本）
  • 用户指南
  • 预编译工具套件
  • 预构建项目演示案例
  • 自动化调试与跟踪流程

• 工具链包
  • 基于 GCC13/GCC14 的工具链
  • 编译器、汇编器、链接器
  • QEMU 模拟器
  • GDB 调试器
  • 基础库文件

• 开发套件（SDK）
  • 32 位 IP 专用 MCU 开发套件（含 EMSIS 标准支持、RTOS 支持、RTOS 中断嵌套支持等）
  • 64 位 IP 专用 Linux 开发套件（支持 Linux 操作系统）