概述和功能介绍

一款超低功耗、超小面积的 32 位 RISC-V 嵌入式通用处理器。支持 Zc V1.0 压缩指令扩展、Zicond V1.0 条件 执行扩展及 Smepmp 安全扩

功能描述

• 架构（Architecture）：RISC-V RV32EM_Zc_Zicsr_Zifencei 指令集
• 流水线结构（Pipeline）：3 级流水线，平衡性能与功耗效率
• 工作模式（Operating Modes）：机器模式、用户模式
• 代码密度优化（Code Density Optimization）：支持 Zc 压缩扩展（v1.0），减小代码体积
• 硬件乘法器/除法器（Hardware Multiplier/Divider）：可选配集成，提升计算效率
• 安全性能（Security）：
  • 可选配物理内存保护单元（PMP），最多可配置 16 个保护区域
  • Smepmp（增强型 PMP），支持机器模式下的执行与访问控制
• 内存（Memory）：可选配紧密集成内存（TIM0、TIM1），每个容量可配置范围 0KB 至 128MB
• 中断系统（Interrupt System）：
  • 核心本地中断控制器（CLIC），最多支持 112 路快速中断
  • 最多支持 4 级中断优先级
  • 支持不可屏蔽中断（NMI）
• 调试与跟踪（Debug & Trace）：
  • JTAG/cJTAG 接口
  • 最多支持 16 个硬件断点
  • 兼容 GDB、OpenOCD、TRACE32、Segger J-Link、IAR、FTDI 调试工具
• 总线接口（Bus Interfaces）：
  • 1 个 32 位 AHB（高级高性能总线）主接口、1 个 AHB 从接口
  • 支持 1/N 时钟分频（N=1–10），适配灵活的 SoC 时序设计
• 电源管理（Power Management）：
  • 支持 WFI（等待中断）指令，实现低功耗模式
  • 核心睡眠指示，用于电源状态监控
• CoreMark 性能：3.25 CoreMarks/MHz 
• Dhrystone-Legla 性能：1.47 DMIPS/MHz

应用场景

• 显示屏
• 工业领域
• 消费电子
• 电源管理等

交付内容

• IP 包
  • 可综合 RISC-V CPU IP 核
  • 含测试案例演示的仿真环境
  • IP 用户手册/集成手册/仿真手册/功能安全手册（如支持）

• FPGA 开发板支持包
  • FPGA 开发板
  • 用户手册
  • 线上技术支持
  • 线下技术支持

• 集成开发环境（IDE）包
  • 集成开发环境（支持 Windows + Linux 双系统版本）
  • 用户指南
  • 预编译工具套件
  • 预构建项目演示案例
  • 自动化调试与跟踪流程

• 工具链包
  • 基于 GCC13/GCC14 的工具链
  • 编译器、汇编器、链接器
  • QEMU 模拟器
  • GDB 调试器
  • 基础库文件

• 开发套件（SDK）
  • 32 位 IP 专用 MCU 开发套件（含 EMSIS 标准支持、RTOS 支持、RTOS 中断嵌套支持等）
  • 64 位 IP 专用 Linux 开发套件（支持 Linux 操作系统）