概述和功能介绍

功能描述

• ISA：IRV32 IMAC(B)(F)_Zicsr_Zifencei_Zicbom
• 工作模式（Modes）：机器模式（Machine-Mode）、用户模式（User-Mode）
• 流水线结构（Pipeline）：3 级流水线
• 浮点运算单元（FPU）：可选配浮点运算单元（FPU），支持单精度浮点运算
• 安全性能（Security）：支持 Smepmp 安全扩展；可选配物理内存保护单元（PMP），保护区域可配置 0 至
• 16 个；当支持可信执行环境（TEE）安全解决方案时，PMP 保护区域最多可配置 64 个
• 一级指令缓存（L1 I$）：一级指令缓存（L1 I$）容量可配置，范围 4KB 至 128KB，支持奇偶校验
• （Parity）
• 一级数据缓存（L1 D$）：一级数据缓存（L1 D$）容量可配置，范围 4KB 至 128KB，支持奇偶校验
• （Parity）
• 紧密集成内存（TIM）：可选配紧密集成内存（TIM），含 TIM0 与 TIM1，容量可配置范围 0KB 至
• 128MB
• 中断功能（Interrupt）：
  • 支持核心本地中断控制器（CLIC），最多 112 路快速中断
  • 支持不可屏蔽中断（NMI）
• 调试模块（Debug Module）：
  • 调试模块支持 JTAG/cJTAG 接口
  • 触发模块最多支持 16 个硬件断点
• 总线接口（Bus Interface）：2 个 32 位 AHB（高级高性能总线）/AXI（高级可扩展接口）主接口、1 个 32
• 位 AHB 主接口、1 个 32 位 AHB 从接口
• CoreMark 性能：4.45 CoreMarks/MHz
• Dhrystone-Legla 性能：1.72 DMIPS/M

应用场景

• 工业领域
• 消费电子等

交付内容

• IP 包
  • 可综合 RISC-V CPU IP 核
  • 含测试案例演示的仿真环境
  • IP 用户手册/集成手册/仿真手册/功能安全手册（如支持）

• FPGA 开发板支持包
  • FPGA 开发板
  • 用户手册
  • 线上技术支持
  • 线下技术支持

• 集成开发环境（IDE）包
  • 集成开发环境（支持 Windows + Linux 双系统版本）
  • 用户指南
  • 预编译工具套件
  • 预构建项目演示案例
  • 自动化调试与跟踪流程

• 工具链包
  • 基于 GCC13/GCC14 的工具链
  • 编译器、汇编器、链接器
  • QEMU 模拟器
  • GDB 调试器
  • 基础库文件

• 开发套件（SDK）
  • 32 位 IP 专用 MCU 开发套件（含 EMSIS 标准支持、RTOS 支持、RTOS 中断嵌套支持等）
  • 64 位 IP 专用 Linux 开发套件（支持 Linux 操作系统）