概述和功能介绍

一款高能效 64 位 RISC-V 应用级通用处理器，符合 RVA23 架构规范

功能描述

• 指令集架构（ISA）：RVA23 架构+向量加密扩展（RVA23+Vector Crypto）
• 多核（Multi-core）：支持单核、双核、四核配置选项
• 工作模式（Modes）：机器模式（Machine-mode）、虚拟化模式（Hypervisor-mode）、监管者模式
• （Supervisor-mode）、用户模式（User mode）
• 安全性能（Security）：支持可信执行环境（TEE）解决方案，最多可配置 64 个物理内存保护单元
• （PMP）区域
• 加密功能（Crypto）：可选配标量、向量硬件加解密模块
• 流水线结构（Pipeline）：9 级超标量顺序流水线，支持 2 路解码
• 分支预测器（Branch Predictor）：包含 L0_BTB、BTB（分支目标缓冲器）、IJTB（间接跳转目标缓冲
• 器）、BHT（分支历史表）、RAS（返回地址栈）、循环缓冲器
• 一级指令缓存（L1 I$）：容量可配置，范围 8KB 至 64KB
• 一级数据缓存（L1 D$）：容量可配置，范围 8KB 至 64KB
• 集群末级缓存（Cluster LLC）：容量可配置，范围 256KB 至 4MB
• 内存管理单元（MMU）：支持 SV39 页表架构，配备 ITLB（指令转换后备缓冲器）、DTLB（数据转换后
• 备缓冲器）
• 中断（Interrupt）：支持核心本地中断控制器（CLINT）、平台级中断控制器（PLIC）
• 调试（Debug）：
  • 调试模块：支持 JTAG 接口
  • 跟踪模块：支持 RISC-V 标准 E-Trace/N-Trace 功能
• 总线接口（Bus Interface）：
  • 内存端口（Memory Port）：1 个 128 位 AXI（高级可扩展接口）主接口
  • 外设端口（Peripheral Port）：1 个 128 位 AXI 主接口
  • 前端端口（Front port）：1 个 128 位 AXI 从接口
• CoreMark 性能：6.27 CoreMarks/MHz 
• Dhrystone-Legla 性能：2.90 DMIPS/MHz

应用场景

• 移动终端
• 显示设备
• 人工智能物联网（AIoT）边缘计算
• 网络设备及基带通

交付内容

• IP 包
  • 可综合 RISC-V CPU IP 核
  • 含测试案例演示的仿真环境
  • IP 用户手册/集成手册/仿真手册/功能安全手册（如支持）

• FPGA 开发板支持包
  • FPGA 开发板
  • 用户手册
  • 线上技术支持
  • 线下技术支持

• 集成开发环境（IDE）包
  • 集成开发环境（支持 Windows + Linux 双系统版本）
  • 用户指南
  • 预编译工具套件
  • 预构建项目演示案例
  • 自动化调试与跟踪流程

• 工具链包
  • 基于 GCC13/GCC14 的工具链
  • 编译器、汇编器、链接器
  • QEMU 模拟器
  • GDB 调试器
  • 基础库文件

• 开发套件（SDK）
  • 32 位 IP 专用 MCU 开发套件（含 EMSIS 标准支持、RTOS 支持、RTOS 中断嵌套支持等）
  • 64 位 IP 专用 Linux 开发套件（支持 Linux 操作系统）